

This Page Is Inserted by IFW Operations  
and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

**IMAGES ARE BEST AVAILABLE COPY.**

**As rescanning documents *will not* correct images,  
please do not report the images to the  
Image Problem Mailbox.**

# PATENT ABSTRACTS OF JAPAN

(11)Publication number : 08-063355

(43)Date of publication of application : 08.03.1996

(51)Int.Cl.

G06F 9/32

(21)Application number : 06-194037

(71)Applicant : MITSUBISHI ELECTRIC CORP

(22)Date of filing : 18.08.1994


(72)Inventor : SUTORAITENBERUGAA ROBAATO  
KAWAI HIROYUKI  
INOUE YOSHITSUGU

## (54) PROGRAM CONTROLLER AND PROGRAM CONTROL METHOD

(57)Abstract:

PURPOSE: To provide a program controller which can effectively control the loop processing.

CONSTITUTION: The value of the start and end addresses of the loop processing are stored in a start register 7 and an end register 8 respectively and synchronously with a clock t1. The data stored in both registers 7 and 8 are inputted to the comparators 12 and 11 respectively. The comparator 12 compares the output of a delay program counter with the data stored in the start register 7 and then sets a flag 'fstprt' only when the coincidence is secured in the comparison. The flag 'fstprt' is reset in other cases. Meanwhile the comparator 11 compares the output of the delay program counter with the data stored in the end register 8 and sets a flag 'fend' only when the coincidence is secured in the comparison. The flag 'fend' is reset in other cases.



## LEGAL STATUS

[Date of request for examination] 24.08.2000

[Date of sending the examiner's decision of rejection] 04.11.2003

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平8-63355

(43)公開日 平成8年(1996)3月8日

(51)Int.Cl.<sup>6</sup>

G 0 6 F 9/32

識別記号

3 3 0 A  
D

庁内整理番号

F I

技術表示箇所

審査請求 未請求 請求項の数3 O L (全 16 頁)

(21)出願番号 特願平6-194037  
(22)出願日 平成6年(1994)8月18日

(71)出願人 000006013  
三菱電機株式会社  
東京都千代田区丸の内二丁目2番3号  
(72)発明者 ストライテンベルガー ロバート  
兵庫県伊丹市瑞原4丁目1番地 三菱電機  
株式会社システムエル・エス・アイ開発研  
究所内  
(72)発明者 河合 浩行  
兵庫県伊丹市瑞原4丁目1番地 三菱電機  
株式会社システムエル・エス・アイ開発研  
究所内  
(74)代理人 弁理士 吉田 茂明 (外2名)


最終頁に続く

(54)【発明の名称】 プログラム制御装置及びプログラム制御方法

(57)【要約】

【目的】 効率的なループ処理が制御可能なプログラム制御装置を得る。

【構成】 ループ処理のStartアドレス及びEndアドレスそれぞれの値は、クロックt1に同期して、レジスタ(start)7及びレジスタ(end)8にそれぞれ記憶される。レジスタ7の格納データstartとレジスタ8の格納データendは、それぞれコンパレータ12及びコンパレータ11に入力される。コンパレータ12は、遅延プログラムカウンタ18の出力とデータstartとを比較して、両者が等しいときのみフラグfstartセットし、他の場合はリセットする。コンパレータ11は、遅延プログラムカウンタ18の出力とデータendとを比較して両者が等しいときのみフラグfendをセットし、他の場合はリセットする。



1

## 【特許請求の範囲】

【請求項1】 アドレスに対応した複数の命令からなるプログラムの実行制御を行うプログラム制御装置であって、前記プログラム制御装置は、ループ処理実行に際し、ループ処理の開始アドレス及び終了アドレス並びに反復数を規定したループ命令と、前記開始アドレスと前記終了アドレスとの間に記述された少なくとも1つの命令からなるループ実行命令群とを前記プログラム中に記述することを要求し、

現在の実行対象の命令のアドレスを規定するプログラムカウンタを所定時間間隔でインクリメントして出力するプログラムカウンタ出力手段と、

前記開始アドレスを格納する開始アドレス記憶手段と、

前記終了アドレスを格納する終了アドレス記憶手段と、

前記反復数を格納する反復数記憶手段と、

前記プログラムカウンタと前記開始アドレスとの比較結果に基づきループ処理の開始を認識し、前記プログラムカウンタと前記終了アドレスとの比較結果に基づきループ処理の終了を認識することにより、前記ループ実行命令群の命令が前記反復数回、繰り返して実行されるように前記プログラムカウンタを設定するループ制御手段とを備える、プログラム制御装置。

【請求項2】 アドレスに対応した複数の命令からなるプログラムの実行制御を行うプログラム制御装置であって、前記プログラム制御装置は、ネスティングされたループ処理の実行に際し、第1～第n ( $n \geq 2$ ) の順にネスティングされた第1～第nループ処理それぞれの開始アドレス及び終了アドレス並びに反復数を規定した第1～第nのループ命令と、前記第1～第nのループ命令それぞれで規定された前記開始アドレスと前記終了アドレスとの間に記述された少なくとも1つの命令からなる第1～第nのループ実行命令群とを前記プログラム中に記述することを要求し、

現在の実行対象の命令のアドレスを規定するプログラムカウンタを所定時間間隔でインクリメントして出力するプログラムカウンタ出力手段と、

前記第1～第nのループ処理の前記開始アドレスを第1～第nの開始アドレスとして格納する第1～第nの開始アドレス記憶手段と、

前記第1～第nのループ処理の前記終了アドレスを第1～第nの終了アドレスとして格納する第1～第nの終了アドレス記憶手段と、

前記第1～第nのループ処理の前記反復数を第1～第nの反復数として格納する第1～第nの反復数記憶手段と、

選択制御信号に基づき、前記第1～第nの開始アドレスのうちの1つのアドレスを選択開始アドレスとして出力する開始アドレス選択手段と、

前記選択制御信号に基づき、前記第1～第nの終了アドレスのうちの1つのアドレスを選択終了アドレスとして出

2

力する終了アドレス選択手段と、

前記選択制御信号に基づき、前記第1～第nの反復数のうちの1つの反復数を選択反復数として出力する反復数選択手段と、

前記プログラムカウンタと前記選択開始アドレスとの比較結果及び前記プログラムカウンタと前記選択終了アドレスとの比較結果に基づき、現在制御対象となるループ処理を指示する選択制御信号を出力する選択制御信号出力手段と、

前記プログラムカウンタと前記選択開始アドレスとの比較結果に基づき、選択開始アドレスに対応するループ処理の開始を認識し、前記プログラムカウンタと前記選択終了アドレスとの比較結果に基づき前記選択終了アドレスに対応するループ処理の終了を認識して、制御対象のループ処理が前記選択反復数回、繰り返して実行されるように前記プログラムカウンタを設定するループ制御手段とを備える、プログラム制御装置。

【請求項3】 アドレスに対応した複数の命令からなるプログラムの実行制御を行うプログラム制御方法であって、前記プログラム制御方法は、ループ処理実行に際し、ループ処理の開始アドレス及び終了アドレス並びに反復数を規定したループ命令と、前記開始アドレスと終了アドレスとの間に記述された少なくとも1つの命令からなるループ実行命令群とを前記プログラム中に記述することを要求し、

(a) 現在の実行対象の命令のアドレスを規定するプログラムカウンタを前記プログラムの先頭アドレスから所定時間間隔でインクリメントするステップと、

(b) 前記プログラムカウンタの指示するアドレスの命令がループ命令である場合にループ処理の開始アドレス、終了アドレス及び反復数を記憶するステップと、

(c) 前記プログラムカウンタと前記ステップ(b)で記憶した前記開始アドレスとの比較結果に基づきループ処理の開始を認識し、前記プログラムカウンタと前記ステップ(b)で記憶した前記終了アドレスとの比較結果に基づき前記ループ処理の終了を認識することにより、前記ループ実行命令群の命令が前記反復数回、繰り返して実行されるように前記プログラムカウンタを設定するステップとを備える、プログラム制御方法。

## 【発明の詳細な説明】

【0001】

【産業上の利用分野】 この発明は、プログラムを実行制御するプログラム制御装置及びプログラム制御方法に関する。

【0002】

【従来の技術】 リアルタイムアプリケーションでは、命令がスムーズに流れることが重要である。例えば、任意の種類のプロセッサでフィルターアルゴリズムを実行する場合、個々のループ命令の繰り返しによる割り込みなしに垂直方向および水平方向の走査が行われると、適用

3

されたマトリクスの重複走査の結果は、速度の点からみると最高の結果が得られる。

【0003】したがって、プログラムの実行を制御するプログラム制御装置は、通常、繰り返し処理を簡単に行うべく、ループ命令の実行を可能にしている。

【0004】シングルループの場合、標準ループ命令の構文は図17のようになる。なお、図17において、“1c”はループカウンタ、“End”は繰り返し実行されるループブロックの最終命令のアドレスを示す。

【0005】当該命令にはプログラマにとって厳しい制限が1つある。すなわち、ループ命令は、ループブロックの第1行目(図17の40行)の直前の行(図17の39行)に記述しなければならない。

【0006】ネスティングされた2つのループの標準的なプログラム記述例を図18に示す。

【0007】図18から分かるように、36行~45行に記述されたBlock1のループブロックが、40~42行に記述されたBlock2のブロックを取り囲んでいる。Block1のループブロックが実行される毎に、内側のBlock2のループ命令(39行目)が繰返し実行される。

【0008】35行、39行目にそれぞれ記述されたループ命令は、情報(ループカウンタ、開始および終了アドレス)の伝達を行うための命令であるため、1度実行すれば十分である。

【0009】しかしながら、Block2のループ命令は、Block1のループが繰返される度に実行されるため、(1c1-1)回余分に実行されることになり、非効率的な実行となる。この非効率な実行により、フィルターアプリケーション等の実行の際には大きな悪影響を受ける。以下、その詳細な説明を行う。

【0010】フィルターアプリケーションのプログラムを実行する際、画素データのマトリクスが3対3要素の重畳マスク(例えば、“ラプラシアン端線検出”)を付与される場合、各水平方向走査線の開始と終了で特別の処理を行わなければならない。境界画素の外挿のため、図19に示すように、“仮想の”ゼロを境界に沿って挿入する。

【0011】フレームの内部画素は、インデックス配列を用いて容易に処理され、データスタックのアドレス指定が可能となる。マスクがシフトされると、インデックスはインクリメントされる。よって、マスクの水平方向走査のために、繰返しブロック、すなわちループ処理を行うことができる。しかし、マスクの境界に関しては、ゼロ挿入のためにブロックは不規則である。

【0012】これによって、図19で示した画素をマスク処理するには、処理される各フレームラインの開始と終了で、図20に示すように、別個のブロック(BlockA, BlockB, BlockC)を用いてプログラムを作成する必要がある。なお、図20は1水平方向

4

走査処理のプログラムであり、a[0]~a[5]に画素1~画素6の画素データが格納されるインデックス配列である。a[1,1]は配列a[i]の値を取り出した後に変数iを1インクリメントすることを意味し、a[1,-1]は配列a[i]の値を取り出した後に変数iを1デクリメントすることを意味している。wr[0]~wr[2]はマスクの第1行目の値を格納した配列であり、loadはデータロード命令、mulaccは演算命令である。また、図20では示していないが、変種iの初期値は“1”である。

【0013】標準ループ命令は、BlockAとループブロックBlockBとの間に位置しなければならない(図20の39行目)。この39行目のループ命令が不規則性を引き起こす。なぜなら、BlockBを処理するまでに行われる工程は、境界画素を処理するBlockAの3工程に加え、ループ命令を含めると4工程が必要となり1工程増加するため、1水平方向走査のマスク処理を3工程で行えない箇所が出現して完全なフレームのリアルタイム処理が禁止されるからである。

【0014】さらに、実際のフィルタリング処理は、上記水平方向走査を内部ループとし、外部ループ(垂直方向走査)が実行されるため、外部ループが繰返される度に水平方向走査のループ命令を繰返さなければならないために、全体の処理時間が長くなるという問題点があった。

【0015】

【発明が解決しようとする課題】従来のプログラム制御装置により、ループ命令は以上のように制御されるため、非効率であり、フィルタ処理等のアプリケーションの処理時間を長くしてしまうという問題点があった。

【0016】この発明は上記問題点を解決するためになされたもので、効率的なループ処理が制御可能なプログラム制御装置及びプログラム制御方法を得ることを目的とする。

【0017】

【課題を解決するための手段】この発明に係る請求項1記載のプログラム制御装置は、アドレスに対応した複数の命令からなるプログラムの実行制御を行う装置であって、前記プログラム制御装置は、ループ処理実行に際し、ループ処理の開始アドレス及び終了アドレス並びに反復数を規定したループ命令と、前記開始アドレスと前記終了アドレスとの間に記述された少なくとも1つの命令からなるループ実行命令群とを前記プログラム中に記述することを要求し、現在の実行対象の命令のアドレスを規定するプログラムカウンタを所定時間間隔でインクリメントして出力するプログラムカウンタ出力手段と、前記開始アドレスを格納する開始アドレス記憶手段と、前記終了アドレスを格納する終了アドレス記憶手段と、前記反復数を格納する反復数記憶手段と、前記プログラムカウンタと前記開始アドレスとの比較結果に基づきル

ープ処理の開始を認識し、前記プログラムカウンタと前記終了アドレスとの比較結果に基づきループ処理の終了を認識することにより、前記ループ実行命令群の命令が前記反復回数、繰り返して実行されるように前記プログラムカウンタを設定するループ制御手段とを備えて構成される。

【0018】この発明に係る請求項2記載のプログラム制御装置は、アドレスに対応した複数の命令からなるプログラムの実行制御を行う装置であって、前記プログラム制御装置は、ネスティングされたループ処理の実行に際し、第1～第n（ $n \geq 2$ ）の順にネスティングされた第1～第nループ処理それぞれの開始アドレス及び終了アドレス並びに反復数を規定した第1～第nのループ命令と、前記第1～第nのループ命令それぞれで規定された前記開始アドレスと前記終了アドレスとの間に記述された少なくとも1つの命令からなる第1～第nのループ実行命令群とを前記プログラム中に記述することを要求し、現在の実行対象の命令のアドレスを規定するプログラムカウンタを所定時間間隔でインクリメントして出力するプログラムカウンタ出力手段と、前記第1～第nのループ処理の前記開始アドレスを第1～第nの開始アドレスとして格納する第1～第nの開始アドレス記憶手段と、前記第1～第nのループ処理の前記終了アドレスを第1～第nの終了アドレスとして格納する第1～第nの終了アドレス記憶手段と、前記第1～第nのループ処理の前記反復数を第1～第nの反復数として格納する第1～第nの反復数記憶手段と、選択制御信号に基づき、前記第1～第nの開始アドレスのうちの1つのアドレスを選択開始アドレスとして出力する開始アドレス選択手段と、前記選択制御信号に基づき、前記第1～第nの終了アドレスのうちの1つのアドレスを選択終了アドレスとして出力する終了アドレス選択手段と、前記選択制御信号に基づき、前記第1～第nの反復数のうちの1つの反復数を選択反復数として出力する反復数選択手段と、前記プログラムカウンタと前記選択開始アドレスとの比較結果及び前記プログラムカウンタと前記選択終了アドレスとの比較結果に基づき、現在制御対象となるループ処理を指示する選択制御信号を出力する選択制御信号出力手段と、前記プログラムカウンタと前記選択開始アドレスとの比較結果に基づき、選択開始アドレスに対応するループ処理の開始を認識し、前記プログラムカウンタと前記選択終了アドレスとの比較結果に基づき前記選択終了アドレスに対応するループ処理の終了を認識して、制御対象のループ処理が前記選択反復回数、繰り返して実行されるように前記プログラムカウンタを設定するループ制御手段とを備えて構成される。

【0019】この発明に係る請求項3記載のプログラム制御方法は、アドレスに対応した複数の命令からなるプログラムの実行制御を行う方法であって、前記プログラム制御方法は、ループ処理実行に際し、ループ処理の開

始アドレス及び終了アドレス並びに反復数を規定したループ命令と、前記開始アドレスと終了アドレスとの間に記述された少なくとも1つの命令からなるループ実行命令群とを前記プログラム中に記述することを要求し、(a) 現在の実行対象の命令のアドレスを規定するプログラムカウンタを前記プログラムの先頭アドレスから所定時間間隔でインクリメントするステップと、(b) 前記プログラムカウンタの指示するアドレスの命令がループ命令である場合にループ処理の開始アドレス、終了アドレス及び反復数を記憶するステップと、(c) 前記プログラムカウンタと前記ステップ(b)で記憶した前記開始アドレスとの比較結果に基づきループ処理の開始を認識し、前記プログラムカウンタと前記ステップ(b)で記憶した前記終了アドレスとの比較結果に基づき前記ループ処理の終了を認識することにより、前記ループ実行命令群の命令が前記反復回数、繰り返して実行されるように前記プログラムカウンタを設定するステップとを備えて構成される。

【0020】

【作用】この発明における請求項1記載のプログラム制御装置のループ制御手段は、プログラムカウンタと開始アドレスとの比較結果に基づきループ処理の開始を認識することができるため、プログラム中においてループ命令はループ実行命令群の前であれば任意の位置に記述することができる。

【0021】この発明における請求項2記載のプログラム制御装置は、プログラムカウンタと選択開始アドレスとの比較結果及びプログラムカウンタと選択終了アドレスとの比較結果に基づき、現在制御対象となるループ処理を指示する選択制御信号を出力する選択制御信号出力手段と、プログラムカウンタと選択開始アドレスとの比較結果に基づき、選択開始アドレスに対応するループ処理の開始を認識し、プログラムカウンタと選択終了アドレスとの比較結果に基づき選択終了アドレスに対応するループ処理の終了を認識して、制御対象のループ処理が前記選択反復回数、繰り返して実行されるようにプログラムカウンタを設定するループ制御手段とを備えている。

【0022】したがって、プログラム中において、第1～第nのループ命令はそれぞれ第1～第nのループ実行命令群の前であれば任意の位置に記述することができる。

【0023】この発明における請求項3記載のプログラム制御方法のステップ(c)は、プログラムカウンタと開始アドレスとの比較結果に基づきループ処理の開始を認識し、プログラムカウンタと終了アドレスとの比較結果に基づきループ処理の終了を認識することにより、ループ実行命令群の命令が反復回数、繰り返して実行されるようにプログラムカウンタを設定している。

【0024】したがって、プログラム中においてループ

命令はループ実行命令群の前であれば任意の位置に記述することができる。

【0025】

【実施例】

＜第1の実施例＞図1はこの発明の第1の実施例であるプログラム制御装置で実行制御可能なプログラムリストを示す説明図である。図1は、従来例で示した図17に対応するシングルループ命令の例を示している。

【0026】第1の実施例のプログラム制御装置は、開始アドレスと終了アドレスとを指定してループブロックを指示するループ命令を記述可能にする。したがって、このループ命令は、指示するループブロックより前であれば記述箇所が制限されない。図1の例では、アドレス40～42番に記述されたループブロックB1より、20番前のアドレス21番にループ命令「loop 1c, Start, End」を記述している。

【0027】図1に示すように、ループ命令の開始アドレスStartと終了アドレスEndとが独立的に割当てられている。

【0028】図1と図17とを比較した場合、全体の処理時間はシングルループ命令に影響されないが、リアルタイム処理に必要な規則性は維持される。

【0029】これによって、いかなるブロック区分されたアルゴリズムでもスムーズに処理可能になる。

【0030】図15は、第1の実施例のプログラム制御装置を含んだプログラム実行システムの全体構成を示す説明図である。同図に示すように、記憶装置100内に複数の命令がアドレス（図1の行番号に相当）に対応して記述されたプログラム101が格納されており、プログラム制御装置102は、プログラム101の先頭アドレスからプログラムカウンタPCを所定時間間隔でインクリメントして命令実行装置103に出力する。この際、ループ処理を認識した場合はループ処理が所定回数繰り返されるようにプログラムカウンタPCを再設定する。命令実行装置103はプログラムカウンタPCで指示されたアドレスの命令を実行する。

【0031】図2及び図3は、第1の実施例のプログラム制御装置の内部構成を示す回路図である。第1の実施例のプログラム制御装置は図1で示したシングルループ命令の実行を可能にする。図4～図6は動作説明用の信号波形図である。図4～図6において、波形を小さくかつ簡単にしておくため、2回の反復のみ選択した。また、2つの重複しないクロックt1とt2とを最上段に示している。なお、図4～図6の波形図は、図7のプログラムの実行状況を示している。図7のプログラムは従来例で示した図20に対応している。

【0032】レジスタ(t2\_PC)17及びレジスタ(t1\_PC)18はそれぞれクロックt1及びt2に同期してプログラム制御装置のプログラムカウンタPCをラッチする。なお、レジスタ17から出力されるプロ

グラムカウンタPCが命令実行装置103に出力される。

【0033】図7で示したプログラムリストは行番号“20”から始まるが、ここで反復数を指示するループ変数1cには“2”の値がロードされる。

【0034】本プログラムはパイプライン方式で実行されていない場合、ロード命令はクロックt2の次のサイクルで効果を現す。

【0035】従って、ループ変数1cを格納するレジスタ(loop)9はクロックt1に同期して“2”を格納して、ループブロックBlockBに関する反復数を記憶する。レジスタ9の出力信号はセクタ(SELC)24に与えられており、このセクタ24は、可変ループカウンタ(LC)26をクロックt2に同期して駆動し、可変ループカウンタ26の出力がレジスタ(t1\_1c)28によりクロックt1に同期して格納される。

【0036】レジスタ28の出力は、デクリメンタ(DEC\_LC)23、コンパレータ(CMP\_LC\_START)35およびコンパレータ(CMP\_LC\_END)29に与えられる。

【0037】コンパレータ29は、レジスタ28に格納されるループカウンタ値が“1”に等しい時のみフラグfexitをセット(H(“1”)に設定)し他の場合はリセット(L(“0”)に設定)する。コンパレータ35は、レジスタ28に格納されるループカウンタ値が“0”に等しい時はフラグflcをセットし、他の場合はリセットする。

【0038】デクリメンタ23によりデクリメントされたループカウンタ値lc\_decは、セクタ(SELC)24の第2入力となる。

【0039】制御信号f\_sel\_1cは論理回路20によって生成されるが、これについては後述する。

【0040】図7で示したプログラムの行番号21において、ループ命令が付与される。このループ命令には、ループブロックの開始と終了に関する情報が含まれている。

【0041】デバッグ時の取扱い易さとプログラムの読み易さのため、絶対アドレスの代わりにラベルが付けられている。

【0042】図7の場合、ラベル“Start”は行番号40に対応し、ラベル“End”は行番号42に対応する。

【0043】Startアドレス及びEndアドレスそれぞれの値は、クロックt1に同期して、レジスタ(start)7及びレジスタ(end)8にそれぞれ記憶される。

【0044】遅延プログラムカウンタ18の出力は、インクリメンタ(INC\_PC)10、コンパレータ(CMP\_PC\_START)12及びコンパレータ(CM



P\_PC\_END) 11に付与される。

【0045】インクリメント10の出力信号pc\_incとレジスタ7の格納データstartはセクタ(SEL\_PC) 15の入力となり、このセクタ15の出力はプログラムカウンタ17を駆動する。

【0046】レジスタ7の格納データstartとレジスタ8の格納データendは、それぞれコンパレータ12及びコンパレータ11に入力される。コンパレータ12は、遅延プログラムカウンタ18の出力とデータstartとを比較して、両者が等しいときのみフラグfst  
artセットし、他の場合はリセットする。コンパレータ\*

\*11は、遅延プログラムカウンタ18の出力とデータendとを比較して両者が等しいときのみフラグfendをセットし、他の場合はリセットする。

【0047】セクタ(SEL\_PC) 15への選択制御フラグf\_sel\_pcは、フラグfend及びfexitを入力とする論理回路(Logic\_2) 19によって生成される。この論理回路19の制御体系及びセクタ15の選択状況(select 1)を現す真理値表を表1に示す。

【0048】

【表1】

f end	f exit	f sel_pc	Select1
0	?	0	pc_inc
1	0	1	start
1	1	0	pc_inc

? : don't care

【0049】表1に示すように、フラグfendが“0”ときは、フラグfexitの値に関係なく、選択制御フラグf\_sel\_pcを“0”にして、セクタ15によりインクリメント10の出力信号pc\_incを選択させる。また、フラグfendが“1”ときにフラグfexitが“0”の場合に選択制御フラグf\_sel\_pcを“1”にして、セクタ15によりレジスタ7の格納データstartを選択させ、フラグfexitが“1”の場合に選択制御フラグf\_sel\_pcを“0”にして、セクタ15によりインクリ※

20※メンタ10の出力信号pc\_incを選択させる。

【0050】一方、セクタ24への選択制御信号f\_sel\_lcは、フラグfstart、fend及びf lcを入力する論理回路(Logic\_1) 20によって生成される。この論理回路20の制御体系及びセクタ24の選択状況(select 2)を示す真理値表を表2に示す。

【0051】

【表2】

f start	f lc	f end	f sel_lc	Select2
default			00	lc
?	?	1	01	lc_dec
1	1	0	10	loop

? : don't care

【0052】表2に示すように、デフォルト値として選択制御信号f\_sel\_lcを“00”にして、セクタ24によりレジスタ28の出力lcを選択させる。また、フラグfendが“1”のときは、フラグfstart、f lcに関係なく、選択制御信号f\_sel\_lcを“01”にして、セクタ24よりデクリメント23の出力lc\_decを選択させる。さらに、フラグfendが“0”で、フラグfstart、f lcが“1”のときは、選択制御信号f\_sel\_lcを“10”にして、セクタ24よりレジスタ9の格納データloopを選択させる。

【0053】プログラムが行番号37に達するまで、プログラムカウンタは、インクリメント10の出力により常にインクリメントされる。また、各プログラムの開始時にループカウンタがリセットされるので、フラグ“f

lc”は既にセットされている。

【0054】期間T1において、プログラムカウンタPC=“40”の時、フラグfstartはクロックt1に同期してセットされる。フラグfstart及びf lcがセットされ、フラグfendがリセットされているので、表2で示した制御体系に基づき、フラグf\_sel\_lcは“10”にセットされ、セクタ24はレジスタ9の格納データloopを選択する。

【0055】したがって、可変ループカウンタ26にはレジスタ9の格納データloopである“2”がロードされる。そして、1サイクル後にすべてのフラグがリセットされる。

【0056】期間T2において、プログラムカウンタPC=“42”の時、フラグfendはクロックt1に同期

してセットされる。

【0057】フラグfexitはリセットされるため、論理回路19は表1の制御体系に従い、フラグf sel\_pcをセットし、セクタ15によりデータstartが選択され、プログラムカウンタ17及び18はレジスタ7から格納データstartの“40”をロードする。

【0058】同時に、可変ループカウンタ26はデクリメント23によりデクリメントされた値“1”を、セクタ24を介してロードし、その結果、コンパレータ29によりフラグfexitはセットされる。

【0059】そして、期間T3において、プログラムカウンタPC=“40”の時、フラグfstartは再びセットされる。fstartの最初のセットと対照すると、フラグf lcはリセットされているため、その結果、フラグ“f sel\_lc”はリセットされる。

【0060】その後、期間T4において、再びプログラムカウンタPC=“42”の時、フラグfendは再びセットされる。このとき、フラグ“fexit”は既にセットされているので、論理回路19の選択制御フラグf sel\_pcはセットされない。

【0061】したがって、セクタ15によりインクリメント10の出力が選択されることにより、プログラムカウンタPCは連続的にインクリメントされる。一方、ループカウンタ26にはそのデクリメント23によりデクリメントされた値“0”をロードされる。

【0062】その結果、コンパレータ35によりフラグf lcは強制的にセットされ、コンパレータ29によりフラグfexitはリセットされる。

【0063】このように第1の実施例のプログラム制御装置は、プログラムカウンタとループの開始アドレスとの比較結果に基づきループ処理の開始を認識することができるため、プログラム中においてループ命令はループ実行命令群の前であれば任意の位置に記述することができる。

【0064】例えば、図7で示したように、ループ実行命令群であるループブロックB[1]のループ命令「loop lc, Start, End」をブロックBlock Aよりも前の行番号21に記述することができる。

【0065】したがって、図20で示したプログラムのように、ブロックBlock AとループブロックBlock Bとの間にループ命令を記述することによる不具合を解消することができる。なぜなら、ループブロックBlock Bを処理するまでに行われる工程は、境界画素を処理するBlock Aの3工程のみになり、ループブロックBlock Bの1ループサイクル及びブロックBlock Cも3工程で行えるため、1水平方向走査のマスク処理をすべて3工程で行うことができ、完全なフレームのリアルタイム処理が実現できるからである。

【0066】すなわち、ループ命令をループ処理の実行の妨げにならない箇所に記述することにより、効率的な

ループ処理を行うことができる。

【0067】図16は、第1の実施例のプログラム制御装置と等価なプログラム制御方法を示すフローチャートである。

【0068】同図を参照して、ステップS1で、ループ処理の開始アドレス及び終了アドレス並びに反復数を格納するレジスタを規定したループ命令と、開始アドレスと終了アドレスとの間に格納された少なくとも1つの命令からなるループ実行命令群とからなるループ処理を含むプログラムを読み込む。

【0069】そして、ステップS2において、ステップS1で読み込んだプログラムの先頭アドレスにプログラムカウンタを設定する。

【0070】次に、ステップS3において、プログラムカウンタの指示するアドレスの命令がループ命令であれば、ループ処理の開始アドレス、終了アドレス及び反復数を認識する。

【0071】そして、ステップS4において、プログラムカウンタとステップS3で記憶した開始アドレスとの比較結果に基づきループ処理の開始を認識し、プログラムカウンタとステップS3で記憶した終了アドレスとの比較結果に基づきループ処理の終了を認識し、必要があればループ実行命令群の命令が反復回数、繰り返して実行されるようにプログラムカウンタにループ開始アドレスを再設定する。

【0072】次に、ステップS5で現在のプログラムカウンタを命令実行装置に出力する。

【0073】そして、ステップS6で、プログラムカウンタがプログラムの終了アドレスを指示しているか否かをYES/NOで判定し、YESであれば終了しNOであればステップS7に移行する。

【0074】ステップS7において、プログラムカウンタをインクリメントし、ステップS3に戻る。以降、ステップS6でYESと判定されるまで、ステップS3～S7が繰り返される。

【0075】このように、このプログラム制御方法は、ステップS4で、プログラムカウンタと開始アドレスとの比較結果に基づきループ処理の開始を認識し、プログラムカウンタと終了アドレスとの比較結果に基づきループ処理の終了を認識することにより、ループ実行命令群の命令が反復回数、繰り返して実行されるようにプログラムカウンタを再設定することができる。

【0076】したがって、プログラム中においてループ命令はループ実行命令群の前であれば任意の位置に記述することができる。

【0077】その結果、ループ命令をループ処理の実行の妨げにならない箇所に記述することにより、効率的なループ処理を行うことができる効果を奏する。

【0078】なお、図16で示したプログラム制御方法は、図2及び図3で示した構成のプログラム制御装置以

外の構成でも実行可能であり、ソフトウェア処理で実行することも可能であることは勿論である。

【0079】＜第2の実施例＞図8は第2の実施例のプログラム制御装置でプログラム制御可能プログラムを示す説明図である。図8は従来例で示した図18に対応する2つのループブロックB11、B12のネスティングを示している。

【0080】同図に示すように、行番号21、23で記述したループ命令で、ループ境界の開始アドレス(Start\_1, Start\_2)及び終了アドレス(End\_1, End\_2)を独立的に指定している。

【0081】このようにネスト構造のループ命令を実行する際においても、ループ命令自体をループブロック前の任意の場所に記述することができる。

【0082】第2の実施例のプログラム制御装置は、繰返しループ命令による割込みなしに、ネストされたループを実行することができ、それによって、プログラムの性能と効率を高めるとともに、リアルタイム処理を可能にしている。

【0083】柔軟性を維持するために、ループカウンタの順序は制約されない。すなわち、図8で記述されたプログラムにおいて、ループブロックB12も外部ループになりうる。

【0084】図9及び図10は、第2の実施例のプログラム制御装置の内部構成を示す回路図である。第2の実施例のプログラム制御装置は図8で示したネスティングループの実行を可能にする。図11～図13は動作説明用の波形図である。なお、図11～図13の波形図は、図14のプログラムの実行状況を示している。波形を読み易くするために、ループカウンタは異なる値、例えば“2”や“5”をロードしてある。

【0085】シングルループの複雑でない実行と対照すると、ネスティングはより多くのレジスタ、ネスティングスタック、付加的制御論理を必要とする。

【0086】ネスティングされた複数のループ処理の各開始アドレスはレジスタRS1(Start\_1)～RSn(Start\_n)(n≥2)に記憶され、これらの出力はセクタ(SEL\_START)4にそれぞれ付与される。また、各終了アドレスはレジスタRE1(End\_1)～REn(End\_n)に記憶され、これらの出力はセクタ(SEL\_END)5にそれぞれ付与される。

【0087】セクタ4は、選択制御信号t1\_contに基づき、レジスタRS1～RSnの格納データのう

ち一のデータを選択開始アドレスとしてレジスタ7に出力する。セクタ5は、選択制御信号t1\_contに基づきレジスタRE1～REnの格納データのうちのデータを選択終了アドレスとしてレジスタ8に出力する。

【0088】各ループ処理の反復数は、各レジスタRL1(Loop\_1)～レジスタRLn(Loop\_n)にそれぞれ記憶され、これらのレジスタRL1～RLnの出力はセクタ6(SEL\_LOOP)に付与される。セクタ6は、選択制御信号t1\_contに基づき、レジスタRL1～RLnの格納データのうちのデータを選択反復数としてセクタ24に出力する。

【0089】タイミングに関しては、レジスタRL1～RLn、RS1～RSn及びRE1～REnはクロックt1に同期してラッチする。レジスタ7及び8はクロックt1に同期してラッチする。

【0090】レジスタ7、レジスタ8の出力からは、図2及び図3で示した第1の実施例のプログラム制御装置と同様な回路構成となる。

【0091】可変ループカウンタ26L1～26Lnもまた、マルチレベル・ネスティングに合わせてn個設けられる。

【0092】ループの階層構造は、可変ループカウンタ26L1～26Lnをそれぞれマルチプレクシングしたりデマルチプレクシングすることによって、単純化を維持される。従って、セクタ25(LC\_IN)は、セクタ24(SEL\_LC)の出力をデマルチプレクシングし、その出力データをクロックt2に同期してループカウンタ26L1(LC\_1)～26Ln(LC\_n)にラッチさせる。セクタ27(LC\_OUT)は、各可変ループカウンタ26L1～26Lnの出力をマルチプレクシングし、その出力データをクロックt1に同期してレジスタ28(t1\_lc)にラッチさせる。

【0093】レベルインジケータ33は、クロックt1及びt2並びにコンパレータ12及び13からそれぞれ出力されるcmp\_start及びcmp\_endを受け、選択制御信号t1\_cont及び選択制御信号t2\_contを出力する。表3にレベルインジケータ33の制御体系を現す真理値表を示す。なお、選択制御信号t1\_cont及び選択制御信号t2\_contのデフォルト値は“0”である。ただし、cmp\_endはcmp\_startよりクロックt2(t1)の1サイクル前の値を意味する。

【0094】

【表3】

15

16

cmp_start	cmp_end (delayed for 1 cycle!!!)	Function
0	0	Hold
1	0	Increment
0	1	Decrement
1	1	Hold

【0095】表3に示すように、選択制御信号  $t1\_cont$  及び  $t2\_cont$  は、 $cmp\_start$  及び  $cmp\_end$  が共に“0”、共に“1”である場合は現在の状態が維持され、 $cmp\_start$  が“1”で  $cmp\_end$  が“0”である場合はインクリメントされ、 $cmp\_start$  が“0”で  $cmp\_end$  が“1”である場合はデクリメントされる。

10\* 【0096】セクタ4～6及び27は、レベルインジケータ33からの選択制御信号  $t1\_cont$  に基づき選択動作を行う。セクタ5、6及び27の選択体系を表4に示し、セクタ4の選択体系を表5に示す。

【0097】

\* 【表4】

$t1\_cont$	Action
0	???_1 --> Output
1	???_1 --> Output
2	???_2 --> Output
...	...
n	???_n --> Output

??? = END、LOOP or LC

【0098】

※ ※ 【表5】

$t1\_cont$	Action
0	Start_1 --> Output
1	Start_2 --> Output
2	Start_3 --> Output
...	...
$n-1$	Start_n --> Output
n	'0' --> Output

【0099】表4に示すように、セクタ5、6及びセクタ27は、それぞれ選択制御信号  $t1\_cont$  が“0”のときレジスタRE1、レジスタRL1及び可変ループカウンタ26L1の格納データを出力し、選択制御信号  $t1\_cont$  が  $i$  ( $i=1\sim n$ ) のときレジスタRE1、レジスタRL1及び可変ループカウンタ26L1の格納データを出力する。

【0100】表5に示すように、セクタ4は、選択制

御信号  $t1\_cont$  が  $j$  ( $j=0\sim(n-1)$ ) のときレジスタRS ( $j+1$ ) の格納データを出力し、選択制御信号  $t1\_cont$  が  $n$  のとき“0”を出力する。

40 【0101】セクタ25は、レベルインジケータ33の選択制御信号  $t2\_cont$  に基づき選択動作を行う。セクタ25の選択体系を表6に示す。

【0102】

【表6】

t2_cont	Action
0	LC_1 --> Output
1	LC_1 --> Output
2	LC_2 --> Output
...	...
n	LC_n --> Output

【0103】表6に示すように、セクタ25は、選択制御信号t2\_contが“0”のとき可変ループカウンタ26L1にデータを出力し、選択制御信号t2\_contがi (i=1~n) のとき可変ループカウンタ26Liにデータを出力する。

【0104】デフォルトにより、選択制御信号t1\_cont及び選択制御信号t2\_contが“0”に設定されているため、シングルループをエミュレートする。

【0105】図11~図13の波形図に示すように、選択制御信号t1\_cont及び選択制御信号t2\_contにより、ループのネスティングの現在のレベルが現され、選択制御信号t1\_contに基づき、レジスタRL1~RLn、レジスタRE1~REn及びレジスタRS1~RSnの格納データがセクタ4、5及び6によりそれぞれ選択される。

【0106】同様に、可変ループカウンタ26L1~26Lnの格納データについては、慎重な対処を必要とするため、セクタ25は選択制御信号t2\_contに基づき、セクタ24の出力を可変ループカウンタ26L1~26Lnの一に格納し、セクタ27は選択制御信号t1\_contに基づき可変ループカウンタ26L1~26Lnの格納データのうちのデータをレジスタ28に出力する。

【0107】このように、選択制御信号t1\_cont及び選択制御信号t2\_contに基づき、セクタ4~6、25及び27により、レジスタRS1~RSn、レジスタRE1~REn、レジスタRL1~RLn及び可変ループカウンタ26L1~26Lnの格納データのマルチプレクシングおよびデマルチプレクシングすることにより、ネスティング構造のループ命令にも対応することができる。

【0108】なお、それ以外の構成及び動作は、第1の実施例のプログラム制御装置と同様であるため、説明を省略する。

【0109】このように、第2の実施例のプログラム制御装置は、レベルインジケータ33からの選択制御信号t1\_cont及び選択制御信号t2\_contにより、現在制御対象となるループ処理が指示され、プログラムカウンタと選択開始アドレスとの比較結果に基づき、制御対象のループ処理の開始を認識することができるため、プログラム中において第1~第nのループ命令

は第1~第nのループ実行命令群の前であれば任意の位置に記述することができる。

【0110】例えば、図14で示したように、第1のループ実行命令群であるブロックBlock1~3及び第2のループ実行命令群であるブロックBlock2の前の行番号21に第1のループ命令「loop lc1, Start\_1, End\_1」を記述し、行番号23に第2のループ命令「loop lc2, Start\_2, End\_2」を記述することができる。

【0111】したがって、図18で示したプログラムのようにより、第1及び第2のループ実行命令群からなるネスティング構造中に前記第1及び第2のループ命令を記述することによる不具合を解消することができ、第1のループ命令の反復回数に関係なく第2のループ命令は1回のみ実行される。

【0112】その結果、第1~第nのループ実行命令群によるネスティング構造の外に第1~第nのループ命令を記述することにより、ネスティング構造の第1~第nのループ処理を効率的に行うことができる。

【0113】

【発明の効果】以上説明したように、この発明における請求項1記載のプログラム制御装置のループ制御手段は、プログラムカウンタと開始アドレスとの比較結果に基づきループ処理の開始を認識することができるため、プログラム中においてループ命令はループ実行命令群の前であれば任意の位置に記述することができる。

【0114】その結果、ループ命令をループ処理の実行の妨げにならない箇所に記述することにより、効率的なループ処理を行うことができる。

【0115】この発明における請求項2記載のプログラム制御装置は、プログラムカウンタと選択開始アドレスとの比較結果及びプログラムカウンタと選択終了アドレスとの比較結果に基づき、現在制御対象となるループ処理を指示する選択制御信号を出力する選択制御信号出力手段と、プログラムカウンタと選択開始アドレスとの比較結果に基づき、選択開始アドレスに対応するループ処理の開始を認識し、プログラムカウンタと選択終了アドレスとの比較結果に基づき選択終了アドレスに対応するループ処理の終了を認識して、制御対象のループ処理が前記選択反復回数、繰り返して実行されるようにプログラムカウンタを設定するループ制御手段とを備えてい

る。

【0116】したがって、プログラム中において、第1～第nのループ命令はそれぞれ第1～第nのループ実行命令群の前であれば任意の位置に記述することができる。

【0117】その結果、第1～第nのループ実行命令群によるネスティング構造の外に第1～第nのループ命令を記述することにより、ネスティング構造の第1～第nのループ処理を効率的に行うことができる。

【0118】この発明における請求項3記載のプログラム制御方法のステップ(c)は、プログラムカウンタと開始アドレスとの比較結果に基づきループ処理の開始を認識し、プログラムカウンタと終了アドレスとの比較結果に基づきループ処理の終了を認識することにより、ループ実行命令群の命令が反復数回、繰り返して実行されるようにプログラムカウンタを設定している。

【0119】したがって、プログラム中においてループ命令はループ実行命令群の前であれば任意の位置に記述することができる。

【0120】その結果、ループ命令をループ処理の実行の妨げにならない箇所に記述することにより、効率的なループ処理を行うことができる。

#### 【図面の簡単な説明】

【図1】 この発明の第1の実施例のプログラム制御装置で実行制御されるプログラム例を示す説明図である。

【図2】 この発明の第1の実施例であるプログラム制御装置の構成を示す回路図である。

【図3】 この発明の第1の実施例であるプログラム制御装置の構成を示す回路図である。

【図4】 第1の実施例のプログラム制御装置の動作を示す波形図である。

【図5】 第1の実施例のプログラム制御装置の動作を示す波形図である。

【図6】 第1の実施例のプログラム制御装置の動作を示す波形図である。

【図1】

```

...:>      ...
20:>      load 3,ic;
21:>      loop lc,Start,End;
...:>      ...
40:> Start: {First Instruction}
41:>      ...
42:> End:   {Last Instruction}
...:>      ...

```

B1

【図7】 この発明の第1の実施例のプログラム制御装置で実行制御されるプログラム例を示す説明図である。

【図8】 この発明の第2の実施例のプログラム制御装置で実行制御されるプログラム例を示す説明図である。

【図9】 この発明の第2の実施例であるプログラム制御装置の構成を示す回路図である。

【図10】 この発明の第2の実施例であるプログラム制御装置の構成を示す回路図である。

【図11】 第2の実施例のプログラム制御装置の動作を示す波形図である。

【図12】 第2の実施例のプログラム制御装置の動作を示す波形図である。

【図13】 第2の実施例のプログラム制御装置の動作を示す波形図である。

【図14】 この発明の第2の実施例のプログラム制御装置で実行制御されるプログラム例を示す説明図である。

【図15】 プログラム実行システムの全体構成を示す説明図である。

【図16】 第1の実施例のプログラム制御装置と等価なプログラム制御方法を示すフローチャートである。

【図17】 従来のプログラム制御装置で実行制御されるプログラム例を示す説明図である。

【図18】 従来のプログラム制御装置で実行制御されるプログラム例を示す説明図である。

【図19】 画素のマスク処理例を示す説明図である。

【図20】 従来のプログラム制御装置で実行制御されるプログラム例を示す説明図である。

#### 【符号の説明】

7～9 レジスタ、11, 12 コンパレータ、19, 20 論理回路、RS1～RSn レジスタ、RE1～REn レジスタ、RL1～RLn レジスタ、26L1～26Ln 可変ループカウンタ、33 レベルインジケータ。

【図7】


```

20:>      load 2,lc;
21:>      loop lc,Start,End;
22:>      ...
37:>      mulacc a[0],0;
38:>      mulacc a[0],wr[0];
39:>      mulacc a[1],wr[1];
40:> Start: mulacc a[1,1],wr[0];
41:>      mulacc a[1,1],wr[1];
42:> End:   mulacc a[1,-2],wr[2];
43:>      mulacc a[1,1],wr[0];
44:>      mulacc a[1,1],wr[1];
45:>      mulacc a[1],0;


```

BlockA  
BlockB[i]  
BlockC


【図 3】




【図 5】



【図6】



【図10】



【図8】


```

...>
20:> load3,lc1;
23:> loop lc1,Start_1,End_1
22:> load 3,lc2;
23:> loop lc2,Start_2,End_2
...>
37:> Start_1: {First Instruction(Block1)}
...>
40:> Start_2: {First Instruction(Block2)}
...>
42:> End_2:   {Last Instruction(Block2)}
...>
45:> End_1:   {Last Instruction(Block1)}
...>

```

Block 1 and Block 2 are indicated by brackets on the right side of the code.

【図11】



【図17】


```

...>
38:> load3,lc;
39:> loop lc,End
40:> {First Instruction}
...>
42:> End: {Last Instruction}
43:>


```




【図9】



【図12】



【図13】



【図14】

```

...:>
20:>      load 5,lc1;
21:>      loop lc1,Start_1,End_1;
22:>      load 2,lc2;
23:>      loop lc2,Start_2,End_2;
...:>
37:> Start_1: mulacc a[0],0;
38:>      mulacc a[0],wr[0];
39:>      mulacc a[1],wr[1];
40:> Start_2: mulacc a[1,1],wr[0];
41:>      mulacc a[1,1],wr[1];
42:> End_2:  mulacc a[1,-1],wr[2];
43:>      mulacc a[1,1],wr[0];
44:>      mulacc a[1,1],wr[1];
45:> End_1:  mulacc a[1],0;
...:>


```

Block1

Block2

Block3

【図15】




【図18】

```

...:>
33:>      load 3,lc1;
34:>      load 3,lc2;
35:>      loop lc1,End_1
36:>      {First Instruction(Block2)}
...:>
39:>      loop lc2,End_2
40:>      {First Instruction(Block2)}
41:>      ...
42:> End_2: {Last Instruction(Block2)}
...:>
45:> End_1: {Last Instruction(Block1)}
46:>      ...

```

【図16】



【図19】

Convolution Mask

0	0	0	0	0	0	0
0	1	2	3	4	5	6
0	7	8	9	10	11	12
0	13	14	15	16	17	18
0	19	20	21	22	23	24
0	25	26	27	28	29	30
0	31	32	33	34	35	36
0	0	0	0	0	0	0

【図20】

## Line Label Instruction

```

35:>      load 4, lcl;
36:>      mulacc a[0], 0;
37:>      mulacc a[0], wr[0];
38:>      mulacc a[1], wr[1];
39:>      loop lcl, End;
40:>      mulacc a[1,1], wr[0];
41:>      mulacc a[1,1], wr[1];
42:> End:   mulacc a[1,1], wr[2];
43:>      mulacc a[i,1], wr[0];
44:>      mulacc a[i,1], wr[1];
45:>      mulacc a[i], 0;
  
```

BlockA

← Loop Instruction

BlockB[i]

BlockC

フロントページの続き

(72)発明者 井上 喜嗣

兵庫県伊丹市瑞原4丁目1番地 三菱電機  
株式会社システムエル・エス・アイ開発研  
究所内